Load-store
Nell'ambito dell'ingegneria informatica, l'architettura load-store (dall'inglese: caricamento / memorizzazione) un'architettura del set di istruzioni che divide le istruzioni in due categorie: accesso alla memoria principale (load e store tra memoria e registri) e operazioni dell'Unità aritmetica e logica (ALU), che avvengono solo tra registri.[1]
Le architetture con set di istruzioni RISC sono architetture load-store. Ne sono esempi: PowerPC, SPARC, RISC-V, ARM e MIPS.[1]
Ad esempio, in un approccio load-store sia gli operandi che la destinazione di un'operazione ADD devono trovarsi nei registri. Ciò differisce da un'architettura a registro-memoria (ad esempio, un'architettura con set di istruzioni CISC come x86) in cui uno degli operandi per l'operazione ADD può essere in memoria, mentre l'altro è in un registro.[2]
Il primo esempio di architettura load-store è stato il CDC 6600.[1] I processori vettoriali (tra cui molte GPU)[3] utilizzano tipicamente l'approccio load-store.[4]
Note
[modifica | modifica wikitesto]- ^ a b c Michael J. Flynn, Computer architecture: pipelined and parallel processor design, 1995, ISBN 0867202041.
- ^ Flynn (1995), pp. 9-12
- ^ AMD GCN reference (PDF), su developer.amd.com.
- ^ Harvey G. Cragon, Memory systems and pipelined processors, 1996, pp. 512–513, ISBN 0867204745.
